Chapter １　概　述
　　1.1　電子設計自動化技術及其發展
　　1.2　電子設計自動化應用物件
　　1.3　VHDL
　　1.4　EDA的優勢
　　1.5　FPGA導向的開發流程
　　1.6　Quartus II概述
　　1.7　IP核
　　1.8　EDA技術的發展趨勢
Chapter ２　PLD硬體特性與編程技術
　　2.1　PLD概述
　　2.2　低密度PLD可程式原理
　　2.3　CPLD的結構與可程式原理
　　2.4　FPGA的結構與工作原理
　　2.5　硬體測試技術
　　2.6　FPGA/CPLD產品概述
　　2.7　編程與配置
Chapter ３　VHDL基礎
　　3.1　VHDL基本語法
　　3.2　循序電路描述
　　3.3　全加器的VHDL描述
　　3.4　計數器設計
　　3.5　一般計數器的VHDL設計方法
　　3.6　資料物件
　　3.7　IF語句概述
　　3.8　進程語句歸納
　　3.9　並行賦值語句概述
　　3.10　雙向和三態電路信號賦值
　　3.11　模擬延時
　　習題
Chapter ４　Quartus II使用方法
　　4.1　Quartus II設計流程
　　4.2　嵌入式邏輯分析儀
　　4.3　編輯SignalTap II的觸發信號
　　4.4　LPM_ROM巨集模組應用
　　4.5　In-System Memory Content Editor應用
　　4.6　LPM_RAM/FIFO的定制與應用
　　4.7　LPM嵌入式鎖相迴路呼叫
　　4.8　IP核NCO使用方法
　　4.9　原理圖設計方法
　　4.10　管線化乘法器的混合輸入設計
　　習題
　　實驗與設計
Chapter ５　VHDL狀態機
　　5.1　狀態機設計相關語句
　　5.2　Moore狀態機
　　5.3　Mealy狀態機
　　5.4　狀態編碼
　　5.5　非法狀態處理
　　習題
　　實驗與設計
Chapter ６　16位元CISC CPU設計
　　6.1　頂層系統設計
　　6.2　CPU基本零件設計
　　6.3　CPU的時序模擬與實現
　　6.4　應用程式設計實例
　　習題
　　實驗與設計
Chapter ７　VHDL語句
　　7.1　循序語句
　　7.2　並行語句
　　7.3　屬性描述與定義語句
　　7.4　直接數位合成器設計
　　7.5　等精度頻率∕相位計設計
　　習題
　　實驗與設計
Chapter ８　VHDL結構
　　8.1　VHDL實體
　　8.2　VHDL結構體
　　8.3　VHDL副程式
　　8.4　VHDL庫
　　8.5　VHDL套裝程式
　　8.6　VHDL配置
　　8.7　VHDL文字規則
　　8.8　VHDL資料類型
　　8.9　VHDL運算子
　　8.10　VGA彩條信號顯示控制器設計
　　8.11　VGA圖像顯示控制器設計
　　習題
　　實驗與設計
Chapter ９　DSP Builder設計初步
　　9.1　MATLAB/DSP Builder及其設計流程
　　9.2　正弦信號發生器設計
　　9.3　DSP Builder層次化設計
　　9.4　基於DSP Builder的DDS設計
　　9.5　數位編碼與解碼器設計
　　9.6　硬體環HIL模擬設計
　　9.7　DSP Builder的狀態機設計
　　習題
　　實驗與設計
Chapter 10　DSP Builder設計深入
　　10.1　FIR數位濾波器設計
　　10.2　VHDL模組插入模擬與設計
　　10.3　正交幅度調變與解調模型設計
　　10.4　NCO IP核應用
　　10.5　基於IP的數位編解碼器設計
　　習題
　　實驗與設計
　　參考文獻

Chapter １　概　述
　　1.1　電子設計自動化技術及其發展
　　1.2　電子設計自動化應用物件
　　1.3　VHDL
　　1.4　EDA的優勢
　　1.5　FPGA導向的開發流程
　　1.6　Quartus II概述
　　1.7　IP核
　　1.8　EDA技術的發展趨勢
Chapter ２　PLD硬體特性與編程技術
　　2.1　PLD概述
　　2.2　低密度PLD可程式原理
　　2.3　CPLD的結構與可程式原理
　　2.4　FPGA的結構與工作原理
　　2.5　硬體測試技術
　　2.6　FPGA/CPLD產品概述
　　2.7　編程與配置
Chapter ３　VHDL基礎
　　3.1　VHDL基本語法
　　3.2　循序電路描述
　　3.3　全...