CPLD數位電路設計：使用MAX + pluxⅡ-應用篇...

目　錄第1章　簡　介1-11-1　VHDL簡介1-31-2　VerilogHDL簡介1-111-3　附贈MAX+plusII10.0版光碟安裝說明1-14第2章　基本單元設計範例2-12-1　基本邏輯運算2-22-1-1　電路圖編輯基本邏輯運算2-32-1-2　VHDL編輯基本邏輯運算2-42-1-3　VerilogHDL編輯基本邏輯運算2-132-1-4　模擬基本邏輯運算2-212-2　八位元及邏輯運算2-222-2-1　電路圖編輯八位元及邏輯運算2-232-2-2　VHDL編輯八位元及邏輯運算2-252-2-3　VerilogHDL編輯八位元及邏輯運算2-312-2-4　模擬八位元及邏輯運算2-352-3　八位元加法器2-362-3-1　電路圖編輯八位元加法器2-372-3-2　VHDL編輯八位元加法器2-402-3-3　VerilogHDL編輯八位元加法器2-482-3-4　模擬八位元加法器2-522-4　八位元減法器2-532-4-1　電路圖編輯八位元減法器2-532-4-2　VHDL編輯八位元減法器2-562-4-3　VerilogHDL編輯八位元減法器2-622-4-4　模擬八位元減法器2-662-5　九位元四對一多工器2-662-5-1　電路圖編輯九位元四對一多工器2-682-5-2　VHDL編輯九位元四對一多工器2-722-5-3　VerilogHDL編輯九位元四對一多工器2-802-5-4　模擬九位元四對一多工器2-862-6　八位元算數邏輯運算單元2-872-6-1　電路圖編輯八位元算數邏輯運算單元2-882-6-2　VHDL編輯八位元算數邏輯運算單元2-912-6-3　VerilogHDL編輯八位元算數邏輯運算單元2-942-6-4　模擬八位元算數邏輯運算單元2-962-7　八位元比較器2-972-7-1　電路圖編輯八位元比較器2-1002-7-2　VHDL編輯八位元比較器2-1022-7-3　VerilogHDL編輯八位元比較器2-1212-7-4　模擬八位元比較器2-127第3章　暫存器與記憶體設計範例3-13-1　八位元暫存器3-23-1-1　電路圖編輯八位元暫存器3-33-1-2　VHDL編輯八位元暫存器3-63-1-3　VerilogHDL編輯八位元暫存器3-103-1-4　模擬八位元暫存器3-143-2　唯讀記憶體3-163-2-1　電路圖編輯唯讀記憶體3-173-2-2　VHDL編輯唯讀記憶體3-233-2-3　VerilogHDL編輯唯讀記憶體3-263-2-4　模擬唯讀記憶體3-293-3　4(12暫存器3-323-3-1　電路圖編輯4(12暫存器3-333-3-2　VHDL編輯4(12暫存器v383-3-3　VerilogHDL編輯4(12暫存器3-413-3-4　模擬4(12暫存器3-453-4　2(8隨機存取記憶體3-473-4-1　電路圖編輯2(8隨機存取記憶體3-483-4-2　VHDL編輯2(8隨機存取記憶體3-543-4-3　VerilogHDL編輯2(8隨機存取記憶體3-573-4-4　模擬2(8隨機存取記憶體3-603-5　雙向輸入輸出腳暫存器3-613-5-1　電路圖編輯雙向輸入輸出腳暫存器3-623-5-2　VHDL編輯雙向輸入輸出腳暫存器3-673-5-3　VerilogHDL編輯雙向輸入輸出腳暫存器3-703-5-4　模擬雙向輸入輸出腳暫存器3-73第4章　微處理器資料處理管線結構設計範例4-14-1　資料暫存器與I/O系統4-74-1-1　電路圖編輯資料暫存器與I/O系統4-144-1-2　VHDL編輯資料暫存器與I/O系統4-184-1-3　VerilogHDL編輯資料暫存器與I/O系統4-234-1-4　模擬資料暫存器與I/O系統4-274-2　資料選擇系統4-384-2-1　電路圖編輯資料選擇系統4-404-2-2　VHDL編輯資料選擇系統4-434-2-3　VerilogHDL編輯資料選擇系統4-454-2-4　模擬資料選擇系統4-464-3　存入位址控制系統4-474-3-1　電路圖編輯存入位址控制系統4-494-3-2　VHDL編輯存入位址控制系統4-514-3-3　VerilogHDL編輯存入位址控制系統4-544-3-4　模擬存入位址控制系統4-554-4　資料管線系統4-564-4-1　電路圖編輯資料管線系統4-584-4-2　VHDL編輯資料管線系統4-664-4-3　VerilogHDL編輯資料管線系統4-764-4-4　模擬資料管線系統83第5章　微處理器控制系統設計範例5-15-1　堆疊系統5-85-1-1　電路圖編輯堆疊系統5-105-1-2　VHDL編輯堆疊系統5-135-1-3　VerilogHDL編輯堆疊系統5-155-1-4　模擬堆疊系統5-185-2　堆疊指標系統5-195-2-1　電路圖編輯堆疊指標系統5-215-2-2　VHDL編輯堆疊指標系統5-245-2-3　VerilogHDL堆疊指標系統5-265-2-4　模擬堆疊指標系統5-265-3　程式計數器系統一5-275-3-1　電路圖編輯程式計數器系統一5-295-3-2　VHDL編輯程式計數器系統一5-315-3-3　VerilogHDL編輯程式計數器系統一5-325-3-4　模擬程式計數器系統一5-335-4　程式計數器系統二5-345-4-1　電路圖編輯程式計數器系統二5-355-4-2　VHDL編輯程式計數器系統二5-385-4-3　VerilogHDL編輯程式計數器系統二5-405-4-4　模擬程式計數器系統二5-415-5　條件碼系統5-425-5-1　電路圖編輯條件碼系統5-455-5-2　VHDL編輯條件碼系統5-475-5-3　VerilogHDL編輯條件碼系統5-505-5-4　模擬條件碼系統5-525-6　控制系統一5-535-6-1　電路圖編輯控制系統一5-565-6-2　VHDL編輯控制系統一5-585-6-3　VerilogHDL編輯控制系統一5-605-6-4　模擬控制系統一5-635-7　控制系統二5-655-7-1　電路圖編輯控制系統二5-725-7-2　VHDL編輯控制系統二5-745-7-3　VerilogHDL編輯控制系統二5-785-7-4　模擬控制系統二5-805-8　簡易CPU控制系統5-835-8-1　電路圖編輯簡易CPU控制系統5-865-8-2　VHDL編輯簡易CPU控制系統5-915-8-3　Verilog編輯簡易CPU控制系統5-1005-8-4　模擬簡易CPU控制系統5-106第6章　簡易CPU設計範例6-16-1　簡易CPU6-26-1-1　電路圖編輯簡易CPU6-66-1-2　VHDL編輯簡易CPU6-156-1-3　VerilogHDL編輯簡易CPU6-266-1-4　模擬簡易CPU6-35第7章　專案設計範例7-17-1　簡易CPU與LED設計7-27-1-1　簡易CPU指令設計7-97-1-2　七段解碼器7-107-1-3　除頻器之設計7-137-1-4　電路燒錄與結果7-157-2　設計搶答電路7-257-2-1　電路圖編輯搶答電路7-267-2-2　波形編輯搶答電路7-297-2-3　燒錄搶答電路7-377-3　設計電子骰子電路7-447-3-1　含致能與重置功能之六模計數器7-457-3-2　除十六之除頻器7-497-3-3　除十二之除頻器7-507-3-4　電子骰子電路與燒錄結果7-53附錄A　硬體描述語言語法A-1A-1　VHDL語法A-2A-2　VerilogHDL語法A-22附錄B　本書範例B-1附錄C　如何安裝C-12-2第2章　ANSI入門簡介2XIV

目　錄第1章　簡　介1-11-1　VHDL簡介1-31-2　VerilogHDL簡介1-111-3　附贈MAX+plusII10.0版光碟安裝說明1-14第2章　基本單元設計範例2-12-1　基本邏輯運算2-22-1-1　電路圖編輯基本邏輯運算2-32-1-2　VHDL編輯基本邏輯運算2-42-1-3　VerilogHDL編輯基本邏輯運算2-132-1-4　模擬基本邏輯運算2-212-2　八位元及邏輯運算2-222-2-1　電路圖編輯八位元及邏輯運算2-232-2-2　VHDL編輯八位元及邏輯運算2-252-2-3　VerilogHDL編輯八位元及邏輯運算2-312-2-4　模擬八位元及邏輯運算2-352-3　八位元加法器2-362-3-1　電路圖編輯八位元加法器2-372-3...