目錄
1章 前言:從可程式化邏輯發展到ASICs1-11.1 可程式化唯讀記憶體(ProgrammableReadOnlyMemories,PROMs)1-21.2 可程式化邏輯陣列(ProgrammableLogicArrays,PLAs)1-71.3 可程式化陣列邏輯(ProgrammableArrayLogic,PALs)1-81.4 遮罩式邏輯閘陣列特殊規格IC(TheMaskedGateArrayASICs)1-161.5 CPLDs和FPGAs1-181.6 摘 要1-192章 複雜型可程式化邏輯裝置(CPLDs)2-12.1 CPLD架構2-22.2 功能區塊(FunctionBlock)2-22.3 I/O區塊2-42.4 時脈驅動器(ClockDriver)2-62.5 互連(Interconnect)2-72.6 CPLD技術和可程式控制元件2-122.7 嵌入式裝置(EmbeddedDevice)2-132.8 摘要:CPLD的選擇要領2-143章 現場可程式化閘陣列(FPGAs)3-13.1 FPGA的架構3-23.2 可規劃邏輯區塊3-33.3 可規劃的I/O區塊3-63.4 嵌入式裝置3-103.5 可程式化的互連網3-113.6 時脈電路3-133.7 SRAM與反熔絲(Antifuse)程式化3-143.8 ASICs的模擬(Emulating)以及製作原型(Prototyping)3-183.9 摘 要3-224章 可程式化裝置通用的設計方法(UDM-PD)4-14.1 何謂UDM和UDM-PD?4-24.2 撰寫規格4-44.3 規格的檢討4-104.4 選擇裝置及工具4-104.5 設 計4-114.6 驗證(Verification)4-124.7 最後的檢查4-164.8 系統整合及測試4-174.9 產品出貨4-174.10 摘 要4-185章 設計技術、規則和指引5-15.1 硬體描述語言5-25.2 由上到下的設計方式5-175.3 同步設計5-225.4 浮動節點5-425.5 匯流排競爭5-435.6 單一位元狀態(one-hot)的編碼方式5-455.7 設計檢測(DFT)5-475.8 測試複聯式邏輯5-495.9 初始化狀態機5-525.10 可觀察的節點5-525.11 掃瞄技術5-535.12 內建自我測試(BIST)5-565.13 特徵分析5-585.14 摘 要5-596章 驗 證6-16.1 什麼是驗證?6-26.2 模 擬6-26.3 靜態時序分析6-86.4 宣示語言6-86.5 正規驗證6-96.6 摘 要6-107章 電子設計自動化工具7-17.1 模擬軟體7-27.2 測試平台產生器7-117.3 原位性(InSitu)工具7-127.4 合成軟體工具7-137.5 自動測試樣式產生器(ATPG,AutomaticTestPatternGeneration)7-167.6 掃瞄插入軟體7-167.7 內建自我測試(BIST)訊號產生器7-167.8 靜態時序分析軟體7-187.9 正規驗證軟體7-207.10 配置和繞線軟體7-207.11 程式化工具7-227.12 摘 要7-258章 今日與未來8-18.1 核 心8-18.2 特殊I/O動裝置8-78.3 新一代架構8-78.4 具備嵌入式FPGA電路元的ASICs8-88.5 摘 要8-11附錄A 解 答A-1附錄B 第五章線路圖的VerilogCodeB-1詞 彙詞-1
1章 前言:從可程式化邏輯發展到ASICs1-11.1 可程式化唯讀記憶體(ProgrammableReadOnlyMemories,PROMs)1-21.2 可程式化邏輯陣列(ProgrammableLogicArrays,PLAs)1-71.3 可程式化陣列邏輯(ProgrammableArrayLogic,PALs)1-81.4 遮罩式邏輯閘陣列特殊規格IC(TheMaskedGateArrayASICs)1-161.5 CPLDs和FPGAs1-181.6 摘 要1-192章 複雜型可程式化邏輯裝置(CPLDs)2-12.1 CPLD架構2-22.2 功能區塊(FunctionBlock)2-22.3 I/O區塊2-42.4 時脈驅動器(ClockDriver)2-62.5 互連(Interconnect)2-72.6 CPLD技術和可程式控制元件2-122.7 ...
購物須知
退換貨說明:
會員均享有10天的商品猶豫期(含例假日)。若您欲辦理退換貨,請於取得該商品10日內寄回。
辦理退換貨時,請保持商品全新狀態與完整包裝(商品本身、贈品、贈票、附件、內外包裝、保證書、隨貨文件等)一併寄回。若退回商品無法回復原狀者,可能影響退換貨權利之行使或須負擔部分費用。
訂購本商品前請務必詳閱退換貨原則。