SOPC設計實務

目錄第1章　概　述1.1　SOC晶片系統1-21.2　SOPC及其技術1-41.3　基於FPGA和SOPC技術的處理器1-81.4　基於FPGA和SOPC技術的DSP1-11第2章　QuartusII基本使用方法2.1　正弦信號產生器設計2-22.1.1　設計原理2-22.1.2　建立專案和編輯設計檔2-32.1.3　建立專案2-52.1.4　編譯前設定2-72.1.5　編譯2-102.1.6　定製ROM初始化資料檔案2-112.1.7　定制ROM元件2-142.1.8　再次全程編譯並瞭解編譯結果2-182.1.9　模擬2-192.1.10　應用RTL電路圖觀察器2-232.2　接腳鎖定和燒錄下載2-242.2.1　接腳鎖定2-242.2.2　SOF檔下載2-272.2.3　對配置元件燒錄2-292.3　使用在系統嵌入式記憶體資料編輯器2-312.4　使用嵌入式邏輯分析儀進行即時測試2-332.4.1　應用SignalTapII測試singt2-332.4.2　編輯觸發函數2-402.5　嵌入式鎖相迴路altPLL巨集功能模組呼叫2-412.5.1　建立嵌入式鎖相迴路PLL元件2-422.5.2　測試鎖相迴路PLL2-44第3章　適配與時序最佳化設定3.1　最佳化設定與時序分析3-13.1.1　Settings設定3-13.1.2　HDL版本設定及Analysis&Synthesis功能3-23.1.3　Analysis&Synthesis的最佳化設定3-33.1.4　Fitter設定3-43.1.5　增量佈局佈線控制設定3-53.1.6　使用DesignAssistant檢查設計可靠性3-63.1.7　時序設定與分析3-73.1.8　查看時序分析結果3-103.1.9　適配最佳化設定3-123.2　電路圖與VHDL文字混合輸入設計3-173.2.1　設計16位元VHDL加法器3-173.2.2　8位元乘法累加器頂層電路圖設計3-183.2.3　模擬3-20第4章　邏輯鎖定技術4.1　LogicLock技術的基本內容4-14.1.1　LogicLock技術解決系統設計最佳化4-134.1.2　LogicLock的基本內容4-44.1.3　鎖定區域的基本方式4-44.1.4　層次化邏輯鎖定區域4-64.1.5　LogicLock技術的不同應用流程4-74.1.6　系統性能強化策略4-94.1.7　鎖定區域的移植與再利用4-114.2　管線乘法器結構與未鎖定前特性4-114.3　應用邏輯鎖定技術4-154.3.1　pipemult模組設計4-154.3.2　確定邏輯鎖定區域及其特性4-174.3.3　將設計實體移至鎖定區域4-194.3.4　編譯最佳化鎖定後的pipemult模組4-214.3.5　輸出邏輯鎖定限制資訊4-224.3.6　將VQM檔加入進頂層專案4-244.3.7　輸入邏輯鎖定限制4-26第5章　Matlab/DSPBuilder設計精靈5.1　Matlab/DSPBuilder及其設計流程5-15.2　可控正弦信號產生器設計5-55.2.1　建立設計模型5-55.2.2　Simulink模型模擬5-155.2.3　SignalCompiler使用方法5-205.2.4　使用ModelSim進行RTL級模擬5-255.2.5　使用QuartusII實現時序模擬5-285.2.6　硬體測試與硬體實現5-295.3　DSPBuilder層次化設計5-315.4　DSPBuilder的狀態機設計5-365.4.1　FIFO控制狀態機設計範例5-375.4.2　狀態機設計流程5-395.5　自動設計流程和SignalTapII的用法5-465.5.1　安裝SignalTapIINode模組5-465.5.2　系統模擬和硬體測試5-495.5.3　信號節點的資源利用情況5-535.6　元件編輯視窗整理5-54第6章　DSP與數位通信模組設計6.1　FIR數位濾波器設計6-16.1.1　FIR濾波器原理6-16.1.2　使用DSPBuilder設計FIR濾波器6-36.1.3　使用Matlab的濾波器設計工具6-106.2　IIR數位濾波器設計6-196.2.1　IIR濾波器原理6-196.2.2　設計4階直接II型IIR濾波器6-216.3　直接數位合成器設計6-256.3.1　DDS模組設計6-256.3.2　FSK調變器設計6-286.3.3　正交信號產生器設計6-306.3.4　數位移相信號產生器設計6-306.4　數位編碼與解碼器設計6-316.4.1　等化器串列6-316.4.2　框架同步檢出6-336.4.3　RS碼6-366.4.4　Viterbi解碼6-38第7章　SOPC設計初步7.1　Nios嵌入式CPU核心7-17.2　Nios嵌入式系統設計流程7-27.2.1　Nios系統硬體開發流程7-27.2.2　Nios系統軟體發展流程7-57.3　Nios系統設計實例7-77.3.1　Nios硬體系統開發流程7-77.3.2　Nios系統軟體發展流程7-277.4　Nios系統軟體設計說明7-347.4.1　NiosSDK目錄概述7-347.4.2　編輯輸入並儲存C原始檔案7-357.4.3　原始程式分析7-377.4.4　編譯原始程式7-387.4.5　下載程式碼7-417.4.6　使用GNUDebug除錯程式7-417.4.7　NiosSDKShell部分命令使用7-45第8章　Nios週邊設備及其程式設計8.1串列埠UART8-18.1.1UART的暫存器定義8-18.1.2UART外部硬體連接8-88.1.3UART軟體資料結構8-98.1.4UART程式設計8-98.2PIO8-138.2.1PIO類型8-148.2.2PIO暫存器定義8-148.2.3PIO軟體資料結構8-158.2.4LED8-168.2.5七段顯示器8-178.2.6按鍵8-208.2.7LCD8-228.2.8PIO簡單輸入輸出操作範例8-238.3計時器程式設計8-258.3.1計時器概述8-268.3.2計時器暫存器定義8-278.3.3計時器軟體資料結構8-308.3.4計時器程式設計範例8-318.4嵌入式記憶體8-328.5SRAM8-338.6Flash8-34第9章　Nios軟體發展進階9.1　Nios軟體發展工具9-19.2　中斷程式設計概述9-109.3　串列埠中斷9-129.3.1　串列埠暫存器及其軟體資料結構9-129.3.2　串列埠中斷程式設計範例9-149.4　按鍵中斷9-249.5　計時器中斷9-27第10章　深入瞭解Nios系統設計10.1　Nios處理器結構10-110.1.1　Nios處理器內部結構10-210.1.1　內部暫存器組織10-310.1.3　記憶體組織10-10101.4　Nios指令集10-1010.2　使用ModelSim對Nios進行模擬10-1110.2.1　使用SOPCBuilder產生ModelSim的模擬步驟10-1110.2.2　使用ModelSim模擬10-1210.3　Avalon匯流排簡介10-1410.3.1　Avalon匯流排傳輸類型及時序10-1410.4　自定製Avalon從週邊設備10-1710.4.1　設計PWM自定義元件10-1810.4.2　添加PWM元件到Nios系統10-2210.4.3　PWM軟體資料結構10-2510.4.4　PWM軟體燒錄範例10-2610.5　DMA10-2810.5.1　DMA傳輸過程10-2910.5.2　DMA暫存器定義10-2910.5.3　DMA控制器軟體資料結構及副程式10-3110.5.4　DMA控制器設定10-3210.6　自定製Avalon流模式週邊設備10-3410.7　GERMSMonitor監控程式10-3410.8　Flash燒錄10-3610.9　使用其他SRAM和Flash10-42第11章　Nios綜合設計範例11.1　計時器設計11-111.1.1　計時器的Nios硬體設計11-111.1.2　計時器軟體功能設計11-311.1.3　計時器軟體設計步驟11-311.2　俄羅斯方塊遊戲機設計11-2311.2.1　硬體系統結構11-2311.2.2　Avalon流模式VGA控制器設計11-2511.2.3　VGA控制器週邊設備在SOPCBuilder中的安裝11-3311.2.4　中文字和英文字元點陣庫11-3511.2.5　俄羅斯方塊遊戲功能設計11-3511.2.6　俄羅斯方塊遊戲軟體設計11-37第12章　自定製Nios指令12.1　自定製指令概述12-112.1.1　Nios自定製指令的硬體結構12-112.1.2　Nios自定製指令模組信號線12-312.1.3　Nios自定製指令類型與格式12-612.1.4　Nios自定製指令實現方式12-812.2　自定製指令設計範例12-912.2.1　基於VHDL的乘法指令和加法指令實現方法12-912.2.2　基於VHDL的複數乘法指令實現12-1712.2.3　基於MATLAB/DSPBuilder的Nios指令實現方法12-18附錄ASOPC/DSP實驗開發系統附-1附錄B實驗電路結構圖附-4附錄CGW48SOPC系統實驗信號名稱與晶片接腳對照表附-8參考文獻附-11

目錄第1章　概　述1.1　SOC晶片系統1-21.2　SOPC及其技術1-41.3　基於FPGA和SOPC技術的處理器1-81.4　基於FPGA和SOPC技術的DSP1-11第2章　QuartusII基本使用方法2.1　正弦信號產生器設計2-22.1.1　設計原理2-22.1.2　建立專案和編輯設計檔2-32.1.3　建立專案2-52.1.4　編譯前設定2-72.1.5　編譯2-102.1.6　定製ROM初始化資料檔案2-112.1.7　定制ROM元件2-142.1.8　再次全程編譯並瞭解編譯結果2-182.1.9　模擬2-192.1.10　應用RTL電路圖觀察器2-232.2　接腳鎖定和燒錄下載2-242.2.1　接腳鎖定2-242.2.2　SOF檔下載2-272.2.3　對配置元件燒錄...