本書主要以最新TI高速150MHZ的TMS320F281X系列綜合機電控制和DSP訊號處理,從基本CPU系統架構到如何去應用皆有詳細解說及應用範例,搭配FPGA擴充介面進行高效能的近代數位訊號處理及電力電子控制,高速12位元16通道12.5MSPS的ADC界面,串列埠SCI,SPI,McBSP和eCAN巴士及數位電力控制EVA/B界面,結合IGBT等驅動,配合研發的整套硬體發展系統,以精簡的C語言編譯實驗發展除錯,循序漸進的理論使讀者能快速了解近代DSP數位領域。本書適用於公私立大學、技術學院電子、電機系「DSP原理與應用」課程。
目錄
第一章 TMS320F2812主CPU系統架構1-1 TMS320F2812特性簡介1-11-2 TMS320F2812記憶體的配置1-201-3 TMS320F2812外部記憶體讀寫時序1-241-4 SN-F2812M主控制發展實驗系統1-281-5 SN-F2812MIO週邊控制發展系統1-401-6 SN-F2812MIOCPLD/FPGA週邊控制發展系統1-471-6-1 EPF8282ALC84-4介面電路1-49第二章 F2812的CPU結構和定址模態及指令2-1 F2812的CPU架構2-12-2 CPU的運算處理架構2-92-2-1 CPU的乘法器運算處理架構2-92-2-2 CALU的多工輸入移位倍率器架構2-152-2-3 中央算術邏輯單元CALU的架構2-172-2-4 程式分岔的架構2-272-2-5 其他各種指令2-302-3 C28X指令執行的管線結2-322-3-1 管線結退偶片段2-342-3-2 指令抓取的結構2-342-3-3 位址計數器FC,IC,PC2-352-3-4 顯現管線結的動作2-372-3-5 管線結的凍結2-382-3-6 管線結的保護2-382-3-7 如何避免沒有管線結保護的指令運作序2-412-4 C28X的指令表2-42第三章 F2812的CPU系統結構和應用3-1 FLASH及OTP記憶體3-13-1-1 FLASH記憶體3-13-2 快閃記憶體FLASH和OTP記憶體的功率運作模式3-23-2-1 快閃FLASH和OTP記憶體的執行性3-33-2-2 F28X的快閃FLASH記憶體的管線結運作3-33-2-3 F28X的FLASH/OTP記憶體的控制和狀態暫存器3-53-2-4 F28X的程式和資料碼鎖碼保護運作3-83-3 F28X的系統時脈和控制3-123-3-1 週邊系統時脈控制暫存器PCLKCR3-143-3-3 系統控制和狀態暫存器SCSR3-163-3-2 高/低速週邊工作時脈預除控制暫存器HISPCP/LOSPCP3-163-3-3 振盪器和相鎖PLL迴路控制暫存器PLLCR3-173-3-4 低功率消耗的設定控制暫存器LPMCR0/13-193-3-5 看門狗計時器3-203-4 系統控制的C程式編輯和設定3-233-5 多功能通用I/O和特殊功能GPIO接腳的設定和應用3-263-5-1 輸入訊號的品質化控制3-303-5-2 GPIO對應的控制暫存器功能3-313-5-3 C語言編輯GPIO對應的控制暫存器的設定3-323-6 F2812系統和週邊的重設及中斷控制3-333-6-1 F2812系統中斷向量表的記憶體映射3-343-6-2 F2812系統中斷的來源及對應向量表3-353-6-3 F2812PIE週邊中斷的控制暫存器和狀態旗號暫存器3-433-6-4 CPU及PIE週邊中斷的控制暫存器和狀態旗號暫存器對應各個位元3-453-6-5 外部中斷控制暫存器3-483-6-6 C語言編輯中斷對應控制暫存器的設定3-513-7 281X的控制暫存器防寫保護和裝置的模擬控制3-523-7-1 C語言編輯281X的防寫保護控制暫存器和裝置的模擬控制3-553-8 F281X的32位元的CPU計時器3-573-8-1 C語言編輯CPU計時器的設定3-62第四章 F2812的GPIO和CPU計時器及XINTF應用4-1 F2812的CCS對應C語言程式編輯和除錯4-14-1-1 F2812的CCS對應C語言程式的記憶體配置(*.cmd)4-14-1-2 F2812的CCS對應C語言程式的引含檔(*.h)的建立說明4-44-1-3 全區變數符號新舊版本的宣告4-84-1-4 程式碼起始執行點的分岔設定4-94-2 在CCS環境下編寫GPIO的範例應用4-104-2-1 實驗4-1CCS環境下編寫GPIO的操作及測試實驗4-164-2-2 實驗4-2以GPIO控制步進馬達的操作及測試實驗4-294-2-3 實驗4-3CPU計時器的控制應用及測試實驗4-334-2-4 實驗4-4CPU計時器定時GPIO輸出控制步進馬達應用及實驗4-394-2-5 實驗4-5CPU計時器的時鐘控制實驗4-434-3 外部記憶體映射介面設定控制4-474-3-1 外部記憶體映射介面的寫入緊跟著讀取的運作4-474-3-2 外部映射記憶體介面的時序結構設定4-494-3-3 外部映射記憶體的寫入緩衝器4-504-3-4 外部映射記憶體介面的時脈4-504-3-5 外部MP/MC接腳及其旗號對應XINTF的影響4-514-3-6 外部記憶體區塊存取前緣,動作和尾緣的設定4-524-3-7 外部記憶體區塊XINTCNF2及XBANK暫存器的控制4-564-3-8 外部記憶體區塊的XREADY訊號取樣控制4-604-3-9 實驗4-5外部記憶體區塊程式的設定執行4-614-3-10 實驗4-6外部記憶體映射擴充週邊控制應用4-724-4 看門狗計時器4-794-4-1 實驗4-7看門狗計時器溢位次數輸出顯示4-80第五章 事件處理EVA/EVB模組5-1 事件處理模組概要5-25-2 通用計時器GPT5-125-2-1 實驗5-1通用計時器的C程式計時應用5-195-3 通用計時器的比較器運作5-295-3-1 TxPWM的輸出控制運作5-305-3-2 TxPWM的輸出控制邏輯電路5-325-4 完全比較器單元5-355-4-1 比較單元暫存器5-375-5 PWM與比較器單元的結合電路5-425-5-1 事件處理的PWM產生能力5-435-5-2 可規劃的停滯帶單元5-435-6 比較器單元的PWM波形產生及PWM電路5-485-6-1 事件管理的PWM輸出產生5-495-6-2 PWM輸出產生之暫存器設定5-495-6-3 非對稱PWM波形的產生5-505-6-4 對稱PWM波形的產生5-515-6-5 實驗5-2比較器及多重PWM輸出控制5-525-7 向量空間PWM5-605-7-1 三相電力換流器5-605-7-2 以事件處理模組之向量空間PWM波形產生5-625-7-3 實驗5-3全功能比較器的單電源橋式直流馬達PWM速度控制5-715-7-4 實驗5-4全功能比較器PWM負荷週期控制步進馬達微步運轉5-745-7-5 實驗5-5全功能比較器PWM產生DC轉單相AC的正弦波PWM輸出5-795-8 捕抓單元5-845-8-1 捕抓單元的特性5-855-8-2 捕抓單元的運作5-865-8-3 捕抓單元之暫存器5-875-8-4 捕抓單元的FIFO堆疊暫存器5-905-8-5 捕抓中斷5-915-8-6 捕抓應用範例程式實驗5-6:頻率及週期的捕抓量測5-915-8-7 捕抓應用範例程式:實驗5-7中斷控制的頻率及週期捕抓量測5-955-9 四象限編碼脈衝電路5-985-9-1 QEP接腳端5-985-9-2 QEP電路的計數時基5-995-9-3 QEP解碼電路5-1005-9-4 QEP的通用計數器運作5-1005-9-5 通用計時器在QEP運作時的中斷及相關比較輸出5-1025-9-6 QEP電路中的暫存器設定5-1025-9-7 QEP電路應用範例:實驗5-8:QEP的計數量測5-1025-9-8 實驗5-9:高精度QEP閉迴路位置偵測控制及顯示5-1065-10 事件處理模組的中斷5-1135-10-1 EV中斷要求及其服務5-1145-10-2 EVA中斷相關暫存器5-1165-10-3 EVB中斷相關暫存器5-1225-10-4 實驗5-10:步進馬達定位順序控制5-1285-11 F2812的事件處理器的擴充功能控制暫存器EXTCONA/B5-133第六章 串列通訊介面SCI模組6-1 SCI物理層的描述6-26-1-1 SCI的架構6-36-1-2 SCI模組暫存器6-56-1-3 多處理器及非同步通訊模式6-66-2 SCI可規劃的資料格式6-76-3 SCI多處理器通訊6-86-3-1 閒置線多處理器模式6-96-3-2 定址位元的多處理器模式6-116-4 SCI通訊格式6-136-4-1 通訊模式的接收訊號6-146-4-2 通訊模式的傳出訊號6-156-5 SCI埠的中斷6-166-5-1 SCI包德率計算6-176-6 SCI模組暫存器6-186-6-1 SCI通訊控制暫存器SCICCR6-196-6-2 SCI控制暫存器1的SCICTL16-216-6-3 SCI的包德率選擇設定暫存器(SCIHBAUD/SCILBAUD)6-236-6-4 SCI控制(ConTroL)暫存器2的SCICTL26-256-6-5 SCI接收器的狀態暫存器SCIRXST6-266-6-6 接收器的資料緩衝暫存器6-286-6-7 SCIRXEMU接收模擬資料緩衝暫存器6-286-6-8 SCIRXBUF接收資料緩衝暫存器6-296-6-9 SCITXBUF傳出資料緩衝暫存器6-296-6-10 SCI的中斷優先序控制SCIPRI暫存器6-306-7 SCI的自動包德率偵測ABD6-316-7-1 ABD自動包德率偵測程序6-316-8 使用FIFO作傳輸緩衝的SCI電路模組6-326-8-1 規劃FIFO傳輸程序6-336-8-2 SCIFIFO模組暫存器及其功能說明6-356-8-3 SCI的傳出FIFO暫存器SCIFFTX6-356-8-4 SCI的接收FIFO暫存器SCIFFRX6-376-8-5 SCI的FIFO控制暫存器SCIFFCT6-396-9 SCI介面的應用程式範例6-406-9-1 實驗6-1外部或內部回接的SCI傳輸資料測試控制程式6-406-9-2 實驗6-2外部或內部回接的SCIFIFO傳輸中斷控制程式6-446-9-3 實驗6-3與PC連接的SCIFIFO傳輸中斷控制程式6-526-9-4 實驗6-4使用SCIA-SCIB對接的自動包德率偵測傳輸中斷控制程式6-586-9-5 實驗6-5使用SCIA與PC連接的自動包德率偵測傳輸中斷控制程式6-70第七章 類比/數位轉換ADC模組7-1 ADC模組特性7-17-2 ADC轉換概述7-47-2-1 自動輪序:運作原理7-47-2-2 基本運作7-87-2-3 輪序器以多重的”時序觸發”作”啟動/停止”運作7-107-2-4 輸入觸發說明7-137-2-5 在輪序期間的中斷運作7-137-3 ADC模組的時脈預除器7-167-4 ADC模組的低功率消耗模式7-187-5 ADC模組電力ON的程序7-197-6 依序疊寫載入特性7-197-6 暫存器的位元功能描述7-217-6-1 ADC控制暫存器17-217-6-2 ADC控制暫存器27-247-6-3 ADC控制暫存器37-277-6-4 最大轉換通道暫存器7-297-6-4 自動輪序狀態暫存器(AUTO_SEQ_SR)7-307-6-5 ADC輸入通道選擇輪序控制暫存器(CHSELQn)7-317-6-6 ADC轉換結果值的緩衝暫存器(對應於雙輪序模式)7-327-6-7 ADC轉換狀態暫存器(ADCST)7-327-7 ADC轉換電模組的程式應用範例7-337-7-1 實驗7-1四通道ADC轉換顯示7-337-7-2 實驗7-2採用疊寫模式的ADC二通道讀取記存轉換顯示7-397-7-3 實驗7-3SMODE_SEL=1同時取樣模式的ADC四通道讀取記存轉換顯示7-437-7-4 實驗7-4四通道由PC或鍵盤設定取樣頻率和讀取的積存示波器7-477-8 實驗7-5程式燒錄於FLASH而相關程式轉載入RAM的高速獨立執行運作模式7-557-8 C程式碼的最佳化組譯除錯及釋放模式設定7-63第八章 串列同步通訊介面SPI模組8-1 SPI物性描述8-18-2 SPI控制暫存器8-48-3 SPI的運作8-58-3-1 SPI運作簡介8-68-3-2 SPI主控/次控連結8-68-4 SPI的中斷8-88-4-1 SPI中斷致能位元SPI_INT_ENA(SPICTL.0)8-88-4-2 SPI的中斷旗號位元SPI_INT_FLAGE(SPISTS.6)8-88-4-3 SPI接收溢位中斷致能位元OVERRUN_INT_ENA(SPICTL.4)8-98-4-4 SPI接收溢位中斷旗號位元RECEIVER_OVERRUN(SPISTS.7)8-98-4-5 SPI中斷優先序設定位元SPI_PRIORITY(SPIIPRI.6)8-98-4-6 SPI的資料格式8-108-4-7 SPI的包德率及時脈結構8-108-4-8 SPI時脈結構8-118-4-9 SPI處於重設時的啟動8-138-4-10 適確使用SPI軟體重設啟動SPI8-138-4-11資料傳輸例8-148-5 SPI的FIFO功能特性8-158-6 SPI控制暫存器8-178-6-1 SPI結構化控制暫存器(SPICCR)8-178-6-2 SPI運作控制暫存器(SPICTL)8-208-6-3 SPI運作狀態暫存器(SPISTS)8-218-6-4 SPI包德率暫存器(SPIBRR)8-238-6-5 SPI模擬緩衝暫存器(SPIRXEMU)8-238-6-6 SPI串列接收緩衝暫存器(SPIRXBUF)8-248-6-7 SPI串列傳出緩衝暫存器(SPITXBUF)8-258-6-8 SPI串列資料暫存器(SPIDAT)8-268-6-9 SPI中斷優先序控制暫存器(SPIPRI)8-278-7 SPI的FIFO傳出(SPIFFTX),接收(SPIFFRX)和控制(SPIFFCT)暫存器8-288-7-1 FIFO傳出暫存器(SPIFFTX)8-288-7-2 FIFO接收暫存器(SPIFFRX)8-298-7-3 FIFO控制暫存器(SPIFFCT)8-318-8 SPI的運作時序波形例8-318-9 SPI的軟體應用例8-348-9-1 實驗8-1:SPI內部回接單一字元傳輸顯示8-358-9-2 實驗9-2:SPI內部回接使用FIFO的8字元中斷傳輸顯示8-378-9-3 實驗8-3:SPI與CPLD組構介面傳輸顯示8-408-9-4 實驗8-4:SPI與TLC5618的SPI串列雙DAC介面產生函數訊號8-44第九章 增強型控制區域網路介面ECAN模組9-1 簡介9-19-2 CAN模組的概觀9-49-2-1 CAN模組的協定概觀9-69-2-2 CAN模組傳輸格式9-69-2-3 CAN控制器的結構9-89-2-4 eCAN的記憶體映射9-89-3 CAN郵遞箱的佈局9-149-3-1 郵遞箱RAM9-149-3-2 發送郵遞箱9-149-3-3 接收郵遞箱9-149-4 ECAN模組的相關暫存器9-159-4-1 郵遞箱致能控制暫存器(CANME)9-159-4-2 郵遞箱方向控制暫存器(CANMD)9-169-4-3 郵遞箱發送請求的設定控制暫存器(CANTRS)9-169-4-4 郵遞箱發送請求的重設控制暫存器(CANTRR)9-179-4-5 郵遞箱發送回應的狀態暫存器(CANTA)9-189-4-6 郵遞箱發送放棄回應的狀態暫存器(CANAA)9-189-4-7 郵遞箱接收訊息閒置狀態暫存器(CANRMP)9-199-4-8 郵遞箱接收訊息遺失狀態暫存器(CANRML)9-199-4-9 遙控架框閒置暫存器(CANRFP)9-209-4-10全區接收遮罩暫存器(CANGAM)9-229-4-11訊息識別碼(MSGID)9-239-4-12訊息控制暫存器(MSGCTRL)9-249-4-13ECAN傳輸9-259-4-14接收識別碼遮罩濾除器9-299-4-15 覆蓋保護控制暫存器(CANOPC)9-309-4-16 主控制暫存器(CANMC)9-319-4-17 位元傳輸率的設定暫存器(CANBCR:BitConfigurationRegisters)9-359-4-18 CAN的錯誤和狀態暫存器CANES9-389-4-19 CAN錯誤計數暫存器CANTEC(CanErrorCounterRegister)9-419-5 CAN的中斷控制9-429-5-1 CAN全區中斷旗號暫存器9-449-5-2 CAN全區中斷遮罩暫存器9-479-5-3 郵遞箱中斷遮罩暫存器9-499-5-4 郵遞箱中斷級別設定暫存器9-499-5-5 ECAN傳送/接收的I/O控制暫存器(CANTIOC,CANRIOC)9-509-6 CAN的定時器管理單元9-519-6-1 定時標籤的功能9-519-6-2 超時監測的功能9-529-6-3 使用MTOF0/1位元的運作和應用9-549-6-4 CAN郵遞箱的組構9-559-6-5 CAN郵遞箱存取訊息資料暫存器(MDL,MDH)9-559-7 CAN的結構配置模式及其傳輸運作9-569-7-1 ECAN結構配置流程9-579-7-2 設定為發送郵遞箱的規劃流程9-589-7-3 遙控框郵遞箱的對應處理9-629-7-4 ECAN的中斷9-649-8 省電模式9-719-8-1 進入/退出本身省電模式9-719-8-2 預防裝置進入/退出低功率消耗電模式9-729-8-3 致能/除能CAN模組的時脈9-729-9 CAN匯流排的轉換及仲裁和其他CAN裝置晶片9-729-9-1 Microchip的CAN微控器9-729-9-3 CAN匯流排的介面轉換器9-739-9-3 CAN匯流排的仲裁9-769-10 CAN模組的應用及其範例程式9-789-11-1 實驗9-1:CAN模組的自我檢測範例程式及實驗9-799-11-2 實驗9-2CAN遙控框傳輸控制程式專題應用9-87
第一章 TMS320F2812主CPU系統架構1-1 TMS320F2812特性簡介1-11-2 TMS320F2812記憶體的配置1-201-3 TMS320F2812外部記憶體讀寫時序1-241-4 SN-F2812M主控制發展實驗系統1-281-5 SN-F2812MIO週邊控制發展系統1-401-6 SN-F2812MIOCPLD/FPGA週邊控制發展系統1-471-6-1 EPF8282ALC84-4介面電路1-49第二章 F2812的CPU結構和定址模態及指令2-1 F2812的CPU架構2-12-2 CPU的運算處理架構2-92-2-1 CPU的乘法器運算處理架構2-92-2-2 CALU的多工輸入移位倍率器架構2-152-2-3 中央算術邏輯單元CALU的架構2-172-2-4 程式分岔的架構2-272-...
購物須知
退換貨說明:
會員均享有10天的商品猶豫期(含例假日)。若您欲辦理退換貨,請於取得該商品10日內寄回。
辦理退換貨時,請保持商品全新狀態與完整包裝(商品本身、贈品、贈票、附件、內外包裝、保證書、隨貨文件等)一併寄回。若退回商品無法回復原狀者,可能影響退換貨權利之行使或須負擔部分費用。
訂購本商品前請務必詳閱退換貨原則。