第1章　硬體電路結構簡介1-1　SN-DSP54M之MCUTMS320C542及TLC320AC01串列ADC，DAC結構1-21-1-1　PAL解碼控制及PC列表機D0-D7的閘控電路1-31-2　SN-CPLDM為DSP的I/O控制界面CPLD電路1-131-3　SN-DSPIOM為DSP的I/O控制界面及外加擴充記憶體控制界面電路1-19第2章　SN-DSP54之軟體操作2-1　SN-DSP54之DSKPLUS的安裝操作2-22-1-1　SN-DSP54的軟體檔案內含2-22-1-2　DSKPLUS發展軟體的安裝程序2-52-2　C54xCodeExplorer的程式及資料的檢視，執行等操作2-92-3　C54xCodeExplorer的程式及資料的除錯，檢視，執行等操作2-242-3-1　C54xCodeExplorer發展程式對應載入的程式作單步執行2-242-3-2　C54xCodeExplorer斷點與偵測點的設定與I/O檔案的讀寫設定2-272-3-3　單步執行及斷點與偵測點的執行(Run)及活性化(Animate)執行2-312-4　TMS320C542程式編輯和組譯及除錯2-35第3章　TMS320C542基本架構及算術語法之基本結構3-1　TMS320C542的CPU結構及其資料搬移指令應用3-23-2　TMS320C542的CPU結構3-53-2-1　記憶體映射(Memory-MappedRegister)MMR定址模式的特殊運作暫存器3-73-2-2　狀態旗號暫存器ST03-113-2-3　狀態旗號暫存器ST13-133-2-4　執行模式狀態暫存器PMST3-163-3　TMS320C542定址模式及其對應資料轉載指令格式分析和分類3-183-3-1　直接的定址模式3-183-3-2　間接定址模式：單一運作(Single-OperandMemory)Smem定址模式3-203-3-3　間接定址模式：雙運作(Dual-OperandMemory)　　　記憶體定址模式3-283-4　記憶體映射(Memory-MappedRegister)的暫存器MMR定址3-313-5　堆疊指標(StackAddressing)SP定址3-313-6　雙精度或雙16位元的32位元資料的定址模式3-343-7　TMS320C542的程式記憶體的定址產生器PAGEN3-363-8　TMS320C542的程式計數器PC的設定3-383-9　TMS320C542的重設(Reset)運作及設定3-403-9-1　TMS320C542的中斷運作及設定3-413-9-2　C542的中斷旗號暫存器IFR(InterruptFlagRegister)3-453-9-3　C542的中斷遮隱暫存器IMR(InterruptMaskRegister)3-463-9-4　C542的中斷控制綜論3-473-9-5　C542的中斷向量控制3-483-10　省電(Power-Down)模式3-493-10-1　省電閒置的IDLE13-503-10-2　省電閒置的IDLE23-513-10-3　省電閒置的IDLE33-513-10-4　保持HOLD的模態3-523-10-5　其他的省電能力態3-533-11　TMS320C54X的管線結(Pipeline)指令運作3-533-11-1　TMS320C54X的管線結(Pipeline)指令運作的衝撞與混淆3-603-11-2　TMS320C54X管線結CALL/DCALL及GOTO/DGOTO，RET指令運作3-65第4章　TMS320C54X算術語言及對應測試驗證4-1　TMS320C54X算術語言功能分類4-24-2　資料的存取及載入4-24-2-1　直接資料的載入4-34-2-2　間接定址之資料的存取4-94-2-3　對應I/O及程式記憶體內含和直接定址之資料存取4-274-3　算術及邏輯運算(ALU)及乘加運算指令4-354-3-1　算術加減運算及邏輯(ALU)電路4-354-3-2　加與減之算術運算指令及對應指令的編寫4-384-3-3　ALU之邏輯運作指令及其程式編寫4-494-3-4　ALU之旋轉及移位運作指令及其程式編寫4-554-3-5　乘及乘加或乘減運算指令4-634-4　程式的分岔及副程式控制執行之指令運作4-864-5　位元設定和測試指令以及其他雜項指令4-1244-6　TMS320C54X的指令集4-1414-6-1　一般資料的存取指令表4-1414-6-2　特殊的資料存取指令表4-1434-6-3　直接資料記憶體，程式記憶體和I/O埠的資料存取指令表4-1454-6-4　加減的算術運算指令運作指令表4-1464-6-5　AND/OR/XOR邏輯運算及移位旋轉運作指令表4-1494-6-6　乘及加減的整合運算指令運作指令表4-1514-6-7　條件及無條件程式跳躍分岔及副程式呼叫和回主程式之運作指令表4-1544-6-8　位元設定AR0對ARX比較作TC設定和數值調整及雜項運作指令表4-159第5章　串列14位元ADC及DAC轉換及其介面應用控制5-1　類比對數位的訊號轉換5-25-2　TLC320AC01C的特性介紹及其應用5-25-3　TLC320AC01之方塊結構5-35-3-1　TLC320AC01之控制流程及工作頻率5-85-3-2　TLC320AC01控制暫存器之功能及重設和省電功能的設定控制5-105-3-3　TLC320AC01的串列介面5-135-3-4　相位調整及中點電壓(ADCVmid及DACVmid)5-175-3-5　TLC320AC01的模態設定及控制暫存器的設定格式5-215-3-6　TLC320AC01的控制暫存器的設定控制5-235-3-7　類比訊號的中點電壓(ADCVmid及DACVmid)5-285-4　TLC320AC01與TMS320542的DSP晶片連結5-295-5　TMS320C542的多工串列埠TDM5-305-5-1　TDM的傳輸模態設定及控制暫存器TSPC5-355-6　C54X的計時器TIMER的設定及控制5-375-7　C54X的工作頻率設定及控制5-405-8　類比數位轉換的取樣控制及測試5-415-8-1　實驗十二：類比訊號的取樣及存錄控制實驗5-435-8-2　實驗十三：類比訊號取樣變化及存錄控制程式的副程式實質化實驗5-56第6章　C54X的DSP數學運算應用及實驗測試6-1　DSP的數學運算與C54X的指令關係6-26-2　實驗十四：亂數的產生及雜訊產生器6-26-3　實驗十五：數列群最大值的尋找以MAX(A，B)指令運作6-56-4　實驗十六：高斯分佈亂數之雜訊模擬訊號產生器之設計運作6-126-5　實驗十七：離散數位訊號的迴旋積分運算6-176-5-1　迴旋積分的運算規律6-176-5-2　迴旋積分的計算6-176-6　實驗十八：二維矩陣數位訊號的乘加運算6-256-7　實驗十九：雙精度多位元的加減及乘的算術運算6-316-8　實驗二十：雙精度32位元的除法運算6-37第7章　函數波數位訊號產生器7-1　數位訊號產生器簡介7-27-2　正弦波訊號產生器7-27-2-1　以指數展開運算式作差分方程產生正弦波7-27-2-2　以泰勒(Taylor)展開式運算產生正弦波7-77-2-3　以查表方式由PROM取正弦波值產生正弦波7-147-2-4　正弦波產生器的實驗測試7-157-2-5　實驗二十一：以差分方程式計算正弦波輸出之　　　實驗測試程序7-217-2-6　實驗二十二：以泰勒展開式計算正弦波輸出之實驗　　　測試程序7-267-2-7　實驗二十三：以PROM查表方式求取正弦波實驗　　　測試7-287-3　雙音調調變DTMF頻率的數位波形產生器7-327-3-1　實驗二十四：雙音調調變DTMF頻率的數位波形　　　產生器7-327-4　實驗二十五：頻率掃描調變數位波形產生器7-437-5　實驗二十六：數位函數波訊號產生器7-49第8章　數位訊號的延遲及迴音設定控制8-1　數位訊號的延遲8-28-1-1　實驗二十七；類比訊號數位控制延遲8-28-2　數位訊號的回音效果8-58-2-1　實驗二十八：類比訊號數位回音控制8-6第9章　數位語音壓伸器(Compander)及錄放音控制9-1　數位語音通訊的處理9-29-2　數位語音壓伸器9-29-2　μ-law的壓伸器(Compander)9-69-3-1　實驗二十九；使用μ-law的壓伸器(Compander)作錄放音偵測控制9-169-3-2　實驗三十：使用μ-law的壓伸器(Compander)作長時間錄放音偵測控制9-249-3-3　實驗三十一：μ-law使用ROM查表壓伸器(Compander)作訊號控制9-289-3-4　μ-law善用有效適切的運算指令作訊號語音壓伸器控制9-399-3-5　實驗三十二：μ-law善用有效適切的運算指令作訊號語音壓伸記錄測試9-469-3-6　實驗三十三：長時間μ-law有效率運算指令作訊號　語音壓伸錄放音控制9-549-4　a_law壓伸器(Compander)9-619-4-1　A_LAW的壓縮(Compression)及解壓縮(Expansion)控制9-649-4-2　實驗三十四：A_LAW壓伸器(Compander)控制通訊實驗應用9-679-5　現成的PCMCodec-Filter晶片MC145554/1455579-739-5-1　MC145554/145557之PCMCodec-Filter電路功能結構9-73第10章　有限脈衝濾波器FIR的響應控制10-1　Z轉換10-510-1-1　Z轉換的特性10-710-1-2　常見的數列z轉換10-810-1-3　z轉換與拉式轉換的關係10-1010-1-4　用z轉換求解系統10-1110-1-5　反z轉換求解系統10-1310-2　有限脈衝FIR濾波器的結構設計及實現10-1510-3　用傅式級數來實現FIR濾波器10-1910-4　用窗函數改善FIR濾波器的特性10-2310-4-1　矩形窗(Rectangular)海寧窗模式(Hammingwindowsfunction)10-2410-4-2　海明窗模式(Hammingwindowsfunction)10-2610-4-3　布來克曼窗模式(Blackmanwindowsfunction)10-2710-5　以SN-DSP54A系統來完成FIR濾波器10-2910-6　實驗三十五：FIR低通濾波器的測試實驗10-3410-7　實驗三十六：FIR高通濾波器的測試實驗10-3810-8　實驗三十七：FIR帶通濾波器的測試實驗10-4410-9　實驗三十八：FIR帶拒濾波器的測試實驗10-5010-10實驗三十九：FIR四種濾波器組合之數位音響控制測試實驗10-5710-11以CPLD來實現高速FIR及其對應軟體的應用附錄A　DSP程式燒錄於ROM的獨立運作A-1DSPMCU晶片內含預載程式A-2A-2TMSC542的8位元PROM程式預載控制說明A-21A-3TMSC542的8位元PROM預載程式的連結與A-26組譯A-4TMSC542的8位元PROM預載程式的轉成燒A-34錄執行HEX檔A-5SN-DSP54A完整範例系統程式8位元PROMA-41預載程式執行A-6SN-DSP54A新版修訂電路A-53附錄B　多重位元指令碼的TMS320C55系列DSP簡介B-1　簡介B-2B-1-1I單元B-4B-1-2P單元B-5B-1-3位址資料流程A單元B-7B-1-4資料運算D單元B-10B-1-5C55的指令管線結結構B-13B-1-6記憶體映射暫存器MMRB-15(MemoryMappingRegister)附錄C　C5000的CCS軟體及SN-510PP驅動程式安裝附錄D　以SN-510PP(JTAG埠)及CCS執行C程式運作例D-1簡介D-2D-2C程式的編輯和運作D-2D-3基本C程式的載入及除錯和模擬等運作D-11D-4優勢的C語言程式運算器運作D-20D-5C語言和組合語言混合的程式運作D-27

第1章　硬體電路結構簡介1-1　SN-DSP54M之MCUTMS320C542及TLC320AC01串列ADC，DAC結構1-21-1-1　PAL解碼控制及PC列表機D0-D7的閘控電路1-31-2　SN-CPLDM為DSP的I/O控制界面CPLD電路1-131-3　SN-DSPIOM為DSP的I/O控制界面及外加擴充記憶體控制界面電路1-19第2章　SN-DSP54之軟體操作2-1　SN-DSP54之DSKPLUS的安裝操作2-22-1-1　SN-DSP54的軟體檔案內含2-22-1-2　DSKPLUS發展軟體的安裝程序2-52-2　C54xCodeExplorer的程式及資料的檢視，執行等操作2-92-3　C54xCodeExplorer的程式及資料的除錯，檢視，執行等操作2-242-3-1　C54xCodeExplore...