第1篇　複用IP的數位IC設計導論第1章數位IC設計概述21.1數位IC設計方法演進21.2典型的數位IC開發流程51.3未來數位在晶片系統（SOC）的設計流程9第2章　複用IP的數位IC設計基本規則132.1邏輯設計規則132.2物理設計規則172.3可驗證設計規則192.4可測試設計規則202.5低功率消耗設計規則252.6晶片匯流排設計規則29第2篇複用IP的數位IC設計中的關鍵技術第3章代碼編寫技術343.1關於代碼編寫的描述語言343.1.1關於VHDL語言353.1.2關於VerilogHDL語言363.1.3硬體描述語言的共同特徵373.2現代數位IC設計的表示方法393.3代碼編寫時針對整合的模組劃分規則與技巧413.4針對整合的代碼編寫規則與技巧473.5時脈和重置信號的代碼編寫準則573.6良好的代碼編寫風格60第4章整合技術654.1系統整合概要654.1.1系統整合的概念654.1.2高層次整合的意義664.1.3高層次整合的任務和流程684.2整合概念、環境設置及基本操作714.3整合限制844.3.1設計環境限制844.3.2時間限制894.3.3面積限制974.4整合策略及整合最佳化技術974.4.1整合策略974.4.2整合最佳化處理技術1024.5整合處理與後端流程1064.5.1產生良好的整合圖表1074.5.2ASIC後端流程的基本內容1104.5.3佈局佈線結果進行整合最佳化1214.6整合結果分析1254.7資料通道電路和記憶體的整合技術130第5章驗證技術1335.1概述1335.1.1主要的驗證手段概述1345.1.2主要的驗證策略概述1365.1.3驗證計畫的建立1405.2功能驗證技術1415.2.1功能驗證中的行為層硬體語言描述1425.2.2功能驗證中的測試環境架構1505.2.3功能驗證中的激勵與響應1635.2.4功能驗證中的軟硬體共同模擬與硬體加速驗證1985.3靜態時序分析2085.4形式驗證技術2165.5DFT技術2215.5.1DFT的基本概念2215.5.2ATPG的掃描測試技術226第3篇　複用IP的數位IC設計第6章數位IC設計中IP資料庫的建設2326.1IP技術概述2326.2IP巨集模組的開發2366.3IP巨集模組的打包提交2516.4IP資料庫的建設2546.4.1IP的分類及其管理2566.4.2典型的IP資料庫2586.4.3IP資源的有償使用及矽智產權保護274第7章　複用IP的數位IC設計與驗證2797.1複用IP的數位IC設計流程2797.2複用IP的數位IC設計中的晶片匯流排2867.3複用IP的PCI匯流排界面的設計2917.3.1系統級整合設計方法2937.3.2IP核設計的方法2967.3.3應用實例.3007.3.4使用者應用設計3057.3.5結論3117.4Avalon匯流排與SOPC系統架構的應用實例3127.4.1SOPC與NIOS3127.4.2Avalon匯流排3137.4.3SOPC系統建立實例3157.4.4結論3197.5複用IP的混合信號系統的設計3207.5.1由上而下的設計流程3207.5.2資料庫和複用3227.5.3和模組相關的映對3237.5.4矽智產權3247.5.5技術表3257.5.6一般的模組描述32775.7行為模型3287.5.8總結3297.6複用IP設計的MPEG-2HDTV視頻解碼器3297.6.1已有的矽智產權3307.6.2複用技術3327.6.3MPEG-2HDTV視頻解碼器333第8章　複用IP的數位IC設計中的資料管理方法3418.1概述3418.2關於CVS351附錄A常用EDA工具367A.1常用EDA工具一覽表（見表A-1）367A.2常用功能模擬與除錯工具舉例368A.3常用邏輯整合工具舉例370A.4常用測試技術工具舉例372參考文獻375

第1篇　複用IP的數位IC設計導論第1章數位IC設計概述21.1數位IC設計方法演進21.2典型的數位IC開發流程51.3未來數位在晶片系統（SOC）的設計流程9第2章　複用IP的數位IC設計基本規則132.1邏輯設計規則132.2物理設計規則172.3可驗證設計規則192.4可測試設計規則202.5低功率消耗設計規則252.6晶片匯流排設計規則29第2篇複用IP的數位IC設計中的關鍵技術第3章代碼編寫技術343.1關於代碼編寫的描述語言343.1.1關於VHDL語言353.1.2關於VerilogHDL語言363.1.3硬體描述語言的共同特徵373.2現代數位IC設計的表示方法393.3代碼編寫時針對整合的模組劃分...