第1章深次微米數位積體電路設計1.1緒論1-11.2積體電路產業的簡要歷史1-31.3數位邏輯閘設計的回顧1-71.3.1　基本的邏輯函數1-71.3.2　邏輯電路的實作1-101.3.3　雜訊容限的定義1-121.3.4　暫態特性的定義1-131.3.5　功率消耗估算1-141.4數位積體電路設計1-161.4.1　MOS電晶體的結構和工作原理1-171.4.2　CMOS與NMOS1-181.4.3　深次微米互連1-201.5數位電路的電腦輔助設計1-241.5.1　電路模擬和分析1-251.6面臨的挑戰1-271.7小結1-321.8參考文獻1-321.9習題1-33第2章MOS電晶體2.1緒論2-12.2MOS電晶體的結構和操作2-32.3MOS電晶體的臨限電壓2-72.4一次電流-電壓特性2-182.5速度飽和公式的來源2-222.5.1　高電場的影響2-242.5.2　速度飽和元件的電流公式2-272.6功率定律模型2-322.7次臨界傳導2-342.8MOS電晶體的電容2-362.8.1　薄氧化物電容2-372.8.2　PN接面電容2-392.8.3　重疊電容2-452.9小結2-462.10參考文獻2-492.11習題2-49第3章製造、佈局和模擬3.1緒論3-13.2IC製造技術3-23.2.1　IC製造技術概述3-23.2.2　IC光蝕刻技術3-43.2.3　電晶體的製造3-63.2.4　製造連線3-93.2.5　連線電容和電阻3-123.3佈局基礎3-153.4電路模擬中MOS電晶體的模型構造3-183.4.1　SPICE中的MOS模型3-193.4.2　MOS電晶體的具體說明3-203.5SPICEMOSLEVEL1元件模型3-223.5.1　MOSLEVEL1參數的提取3-243.6BSIM3模型3-273.6.1　BSIM3中的載入過程3-273.6.2　短通道臨限電壓3-283.6.3　遷移率模型3-313.6.4　線性區和飽和區3-313.6.5　次臨界電流3-343.6.6　電容模型3-353.6.7　源極/汲極電阻3-363.7MOS電晶體中的附加效應3-373.7.1　產品中的參數變化3-373.7.2　溫度效應3-373.7.3　電源變化3-393.7.4　電壓極限3-403.7.5　CMOS閂鎖3-403.8絕緣體上的矽製程3-423.9SPICE模型小結3-443.10參考文獻3-513.11習題3-51第4章MOS反相器電路4.1緒論4-14.2電壓轉換特性4-24.3雜訊容限的定義4-54.3.1　單源雜訊容限（SSNM）4-54.3.2　多源雜訊容限（MSNM）4-84.4電阻負載反相器的設計4-114.5NMOS電晶體作為負載元件4-204.5.1　飽和增強型負載4-204.5.2　線性增強型負載4-254.6互補MOS（CMOS）反相器4-264.6.1　CMOS反相器的直流分析4-274.6.2　CMOS反相器的佈局設計4-354.7虛NMOS反相器4-374.8反相器的尺寸確定4-404.9三態反相器4-434.10小結4-444.11參考文獻4-454.12習題4-46第5章靜態MOS邏輯閘電路5.1緒論5-15.2CMOS邏輯閘電路5-35.2.1　基本的CMOS邏輯閘的尺寸確定5-45.2.2　扇入和扇出研究5-85.2.3　CMOS邏輯閘的電壓傳輸特性5-115.3複雜的CMOS邏輯閘5-165.4互斥或閘和互斥反或閘5-195.5多工器電路5-205.6正反器和閂鎖器5-215.6.1　基本的雙穩態電路5-225.6.2　SR閂鎖器5-235.6.3　JK正反器5-265.6.4　主從JK正反器5-275.6.5　邊緣觸發的JK正反器5-285.7D正反器和D閂鎖器5-305.8CMOS邏輯閘電路的功率消耗5-335.8.1　動態（轉換）功率消耗5-345.8.2　靜態（待機）功率消耗5-415.8.3　完整的功率消耗公式5-435.9功率消耗和延遲的折衷5-445.10小結5-475.11參考文獻5-485.12習題5-49第6章高速CMOS邏輯設計6.1緒論6-16.2切換時間的分析6-36.2.1　再次討論邏輯閘的尺寸——速度飽和效應6-76.3負載電容的詳細計算6-96.3.1　邏輯閘扇出電容6-106.3.2　本身電容計算6-126.3.3　連線電容6-186.4斜波輸入情況下改善延遲計算6-196.5針對最佳路徑延遲確定邏輯閘的尺寸6-276.5.1　最佳延遲問題6-276.5.2　反相器鏈延遲最佳化——FO4延遲6-296.5.3　包含反及閘和反或閘的路徑最佳化6-356.6用邏輯強度最佳化路徑6-386.6.1　邏輯強度的導出6-386.6.2　理解邏輯強度6-446.6.3　分支強度和旁路負載6-486.7小結6-526.8參考文獻6-546.9習題6-55第7章傳輸閘和動態邏輯設計7.1緒論7-17.2基本概念7-27.2.1　傳導電晶體7-27.2.2　電容饋入7-57.2.3　電荷共用7-87.2.4　電荷遺失的其他途徑7-107.3CMOS傳輸閘邏輯7-117.3.1　使用CMOS傳輸閘的多工器7-127.3.2　CMOS傳輸閘延遲7-177.3.3　CMOS傳輸閘的邏輯強度7-237.4動態D閂鎖器和D正反器7-247.5骨牌邏輯7-277.5.1　骨牌邏輯閘的邏輯強度7-337.5.2　骨牌邏輯的局限性7-347.5.3　雙軌（差分）骨牌邏輯7-377.5.4　自我重置電路7-407.6小結7-407.7參考文獻7-417.8習題7-41第8章半導體記憶體的設計8.1緒論8-18.1.1　記憶體的結構8-28.1.2　記憶體的類型8-48.1.3　記憶體的時間參數8-58.2MOS解碼器8-68.3靜態RAM單元設計8-108.3.1　靜態記憶體操作8-108.3.2　讀取的操作8-138.3.3　寫入的操作8-168.3.4　SRAM單元的佈局8-178.4SRAM行I/O電路8-198.4.1　行上拉電路8-198.4.2　行選擇8-218.4.3　寫入的電路8-248.4.4　讀取的電路8-248.5記憶體體系結構8-318.6小結8-348.7參考文獻8-348.8習題8-34第9章記憶體設計中的其他課題9.1緒論9-19.2內容定址記憶體9-39.3現場可程式邏輯閘陣列9-99.4動態讀/寫記憶體9-159.4.1　三電晶體動態單元9-169.4.2　單電晶體動態單元9-179.4.3　動態RAM的外部特性9-219.5唯讀記憶體9-239.5.1　MOSROM單元陣列9-239.6EPROM和E2PROM9-279.7Flash記憶體9-339.8FRAM9-369.9小結9-379.10參考文獻9-389.11習題9-38第10章連線設計10.1緒論10-110.2連線的RC延遲10-410.2.1　導線電阻10-410.2.2　艾蒙延遲的計算10-610.2.3　長導線的RC延遲10-910.3超長導線插入緩衝器10-1410.4連線的耦合電容10-1810.4.1　耦合電容的構成10-1810.4.2　耦合對延遲的影響10-2310.4.3　電容雜訊或串音10-2710.5連線的電感10-2810.6天線效應10-3410.7小結10-3710.8參考文獻10-3910.9習題10-39第11章電源網格和時脈設計11.1緒論11-111.2電源分佈設計11-211.2.1　IR壓降和Ldi/dt11-311.2.2　電子遷移11-611.2.3　電源佈線要考慮的問題11-811.2.4　去耦合電容設計11-1111.2.5　電源分佈設計舉例11-1311.3時脈和時序問題11-1611.3.1　時脈定義和量度11-1611.3.2　時脈偏斜11-1911.3.3　雜訊對時脈和正反器的影響11-2111.3.4　時脈的功率消耗11-2211.3.5　時脈產生器11-2311.3.6　高性能設計中的時脈分佈11-2511.3.7　時脈分佈網路舉例11-2711.4鎖相迴路/延遲鎖定迴路11-3011.4.1　PLL設計考慮11-3211.4.2　時脈分佈總結11-3711.5參考文獻11-3911.6習題11-39附錄ASPICE的簡要介紹A.1緒論A-1A.2設計流程A-2A.3語法A-2A.3.1　標題A-4A.3.2　各種全局參數的設置A-4A.3.3　電源、主動元件和被動元件的列表A-6A.3.4　分析宣告A-14A.4完整的SPICE範例A-18附錄B雙極接面電晶體和電路B.1雙極接面電晶體B-1B.2肖特基障壁電勢二極體B-4B.3用於電路模擬的BJT模型B-6B.4雙極接面電晶體反相器B-7B.5電壓傳輸特性B-8B.6肖特基箝位反相器B-10B.7BJT反相器的開關時間B-11B.8雙極數位邏輯閘電路B-12B.9電壓傳輸特性B-14B.10傳輸延遲時間B-15B.11輸入箝位二極體B-16B.12參考文獻B-16

第1章深次微米數位積體電路設計1.1緒論1-11.2積體電路產業的簡要歷史1-31.3數位邏輯閘設計的回顧1-71.3.1　基本的邏輯函數1-71.3.2　邏輯電路的實作1-101.3.3　雜訊容限的定義1-121.3.4　暫態特性的定義1-131.3.5　功率消耗估算1-141.4數位積體電路設計1-161.4.1　MOS電晶體的結構和工作原理1-171.4.2　CMOS與NMOS1-181.4.3　深次微米互連1-201.5數位電路的電腦輔助設計1-241.5.1　電路模擬和分析1-251.6面臨的挑戰1-271.7小結1-321.8參考文獻1-321.9習題1-33第2章MOS電晶體2.1緒論2-12.2MOS電晶體的結構和操作2-32.3MOS電晶體的臨限電壓2...