作者:廖裕評、陸瑞強
定價:NT$ 720
優惠價:95 折,NT$ 684
已售完,補貨中
本書以區塊/繪圖法,Verilog HDL與VHDL分別設計組合邏輯與循序邏輯電路,並以軟體模擬驗證之,搭配DEO與Altera MAXⅡ實驗板進行程式燒錄測試。此書詳細說明QuartusⅡ軟體操作’方法與電路設計方式,透過範例與專案之製作,建立讀者實際電路應用之能力。本書適合科大電子、電機、資工系「系統晶片設計」課程使用。
退換貨說明:
會員均享有10天的商品猶豫期(含例假日)。若您欲辦理退換貨,請於取得該商品10日內寄回。
辦理退換貨時,請保持商品全新狀態與完整包裝(商品本身、贈品、贈票、附件、內外包裝、保證書、隨貨文件等)一併寄回。若退回商品無法回復原狀者,可能影響退換貨權利之行使或須負擔部分費用。
訂購本商品前請務必詳閱退換貨原則。作者:廖裕評、陸瑞強
優惠價: 95 折, NT$ 684 NT$ 720
已售完,補貨中
本書以區塊/繪圖法,Verilog HDL與VHDL分別設計組合邏輯與循序邏輯電路,並以軟體模擬驗證之,搭配DEO與Altera MAXⅡ實驗板進行程式燒錄測試。此書詳細說明QuartusⅡ軟體操作’方法與電路設計方式,透過範例與專案之製作,建立讀者實際電路應用之能力。本書適合科大電子、電機、資工系「系統晶片設計」課程使用。
退換貨說明:
會員均享有10天的商品猶豫期(含例假日)。若您欲辦理退換貨,請於取得該商品10日內寄回。
辦理退換貨時,請保持商品全新狀態與完整包裝(商品本身、贈品、贈票、附件、內外包裝、保證書、隨貨文件等)一併寄回。若退回商品無法回復原狀者,可能影響退換貨權利之行使或須負擔部分費用。
訂購本商品前請務必詳閱退換貨原則。請在手機上開啟Line應用程式,點選搜尋欄位旁的掃描圖示
即可掃描此ORcode