作者:鄭光欽
定價:NT$ 320
優惠價:95 折,NT$ 304
本商品已絕版
本書的編輯理念主要以實用電路設計為主軸,強調從做中學的學習方式,依序透過各電路範例程式的介紹,讀者自然而然就可以理解各語法敘述的使用。必要時,本書會對於同一個電路範例引用數個不同的Verilog 程式寫法,讀者藉由比較分析,可得旁徵博引、舉一反三的學習效果。各範例章節後面皆附有精選習題,可供學習成果的評量。Verilog的功能完整強大,足以滿足各種VLSI應用設計的要求。本書內容涵蓋常用的Verilog語法敘述及應用範例,適合科大電子、電機、資工系「硬體描述語言」課程使用。
退換貨說明:
會員均享有10天的商品猶豫期(含例假日)。若您欲辦理退換貨,請於取得該商品10日內寄回。
辦理退換貨時,請保持商品全新狀態與完整包裝(商品本身、贈品、贈票、附件、內外包裝、保證書、隨貨文件等)一併寄回。若退回商品無法回復原狀者,可能影響退換貨權利之行使或須負擔部分費用。
訂購本商品前請務必詳閱退換貨原則。作者:鄭光欽
優惠價: 95 折, NT$ 304 NT$ 320
本商品已絕版
本書的編輯理念主要以實用電路設計為主軸,強調從做中學的學習方式,依序透過各電路範例程式的介紹,讀者自然而然就可以理解各語法敘述的使用。必要時,本書會對於同一個電路範例引用數個不同的Verilog 程式寫法,讀者藉由比較分析,可得旁徵博引、舉一反三的學習效果。各範例章節後面皆附有精選習題,可供學習成果的評量。Verilog的功能完整強大,足以滿足各種VLSI應用設計的要求。本書內容涵蓋常用的Verilog語法敘述及應用範例,適合科大電子、電機、資工系「硬體描述語言」課程使用。
退換貨說明:
會員均享有10天的商品猶豫期(含例假日)。若您欲辦理退換貨,請於取得該商品10日內寄回。
辦理退換貨時,請保持商品全新狀態與完整包裝(商品本身、贈品、贈票、附件、內外包裝、保證書、隨貨文件等)一併寄回。若退回商品無法回復原狀者,可能影響退換貨權利之行使或須負擔部分費用。
訂購本商品前請務必詳閱退換貨原則。請在手機上開啟Line應用程式,點選搜尋欄位旁的掃描圖示
即可掃描此ORcode