系統晶片設計：使用quartusⅡ（第四版）

第1章　軟體安裝與設定1-1　軟體安裝1-21-2　取得授權檔1-151-3　隨書光碟內容1-22第2章　Quartus　II簡介2-1　專案設計2-42-1-1　建立專案2-52-1-2　新增專案與新增設計檔2-72-1-3　新增專案與加入舊檔案2-222-2　建立設計2-292-2-1　使用Quartus　II　Block　Editor2-302-2-2　使用Verilog　HDL、VHDL與AHDL2-352-3　使用Altera　megafunction2-612-4　使用MegaWizard　Plug-In　Manager2-642-5　指定初始設計限制2-642-6　合成2-662-7　模擬2-692-8　佈線與佈局2-802-9　編程與配置2-832-10　SOPC系統級設計2-85第3章　組合邏輯電路設計範例3-1　邏輯運算3-23-1-1　以圖形編輯區塊內容3-133-1-2　以Verilog　HDL編輯區塊內容3-163-1-3　以VHDL編輯區塊內容3-203-1-4　邏輯運算模擬驗證3-243-2　四對一多工器3-323-2-1　圖形編輯四對一多工器3-333-2-2　Verilog　HDL編輯四對一多工器3-393-2-3　VHDL編輯四對一多工器3-443-2-4　四對一多工器模擬驗證3-493-3　1對4解多工器設計3-543-3-1　電路圖編輯1對4解多工器3-553-3-2　Verilog　HDL編輯一對四解多工器3-593-3-3　VHDL編輯一對四解多工器3-633-3-4　1對4解多工器模擬驗證3-683-4　2對4解碼器3-713-4-1　電路圖編輯2對4解碼器3-723-4-2　Verilog　HDL編輯2對4解碼器3-783-4-3　VHDL編輯2對4解碼器3-813-4-4　2對4解碼器模擬驗證3-843-5　全加器3-873-5-1　電路圖編輯全加器3-883-5-2　Verilog　HDL編輯全加器3-923-5-3　VHDL編輯全加器3-963-5-4　全加器模擬驗證3-1013-6　四位元加法器3-1053-6-1　電路圖編輯四位元加法器3-1063-6-2　VerilogHDL編輯四位元加法器3-1193-6-3　VHDL編輯四位元加法器3-1263-6-4　四位元加法器模擬驗證3-1363-7　乘法器3-1403-7-1　電路圖編輯乘法器3-1413-7-2　VerilogHDL編輯乘法器3-1473-7-3　VHDL編輯乘法器3-1513-7-4　模擬驗證3-1553-8　算數邏輯運算單元3-1583-8-1　電路圖編輯算數邏輯運算單元3-1593-8-2　VerilogHDL編輯算數邏輯運算單元3-1713-8-3　VHDL編輯算數邏輯運算單元3-1743-8-4　算數邏輯運算單元模擬驗證3-177第4章　循序電路設計範例4-1　四位元暫存器4-24-1-1　電路圖編輯四位元暫存器4-34-1-2　VerilogHDL編輯四位元暫存器4-74-1-3　VHDL編輯四位元暫存器4-124-1-4　四位元暫存器模擬驗證4-174-2　四位元串接移位輸入並接輸出暫存器4-204-2-1　電路圖編輯四位元串接移位輸入並接輸出暫存器4-214-2-2　VerilogHDL編輯四位元串接移位輸入並接輸出暫存器4-234-2-3　VHDL編輯四位元串接移位輸入並接輸出暫存器4-284-2-4　四位元串接移位輸入並接輸出暫存器模擬驗證4-354-3　並串接輸入/並串接輸出移位暫存器4-384-3-1　電路圖編輯並串接輸入/並串接輸出移位暫存器4-384-3-2　VerilogHDL編輯並串接輸入/並串接輸出移位暫存器4-434-3-3　VHDL編輯並串接輸入/並串接輸出移位暫存器4-474-3-4　並串接輸入/並串接輸出移位暫存器模擬驗證4-514-4　非同步清除2位元同步上數計數器4-554-4-1　電路圖編輯非同步清除2位元同步上數計數器4-554-4-2　VerilogHDL編輯非同步清除2位元同步上數計數器4-594-4-3　VHDL非同步清除2位元同步上數計數器4-634-4-4　非同步清除2位元同步上數計數器模擬驗證4-664-5　可預設的同步10模計數器4-694-5-1　電路圖編輯可預設的同步10模計數器4-704-5-2　VerilogHDL編輯可預設的同步10模計數器4-734-5-3　VHDL編輯可預設的同步10模計數器4-774-5-4　可預設的同步10模計數器模擬驗證4-804-6　具載入功能之百模計數器4-844-6-1　電路圖編輯具載入功能之百模計數器4-854-6-2　VerilogHDL編輯具載入功能之百模計數器4-924-6-3　VHDL編輯具載入功能之百模計數器4-964-6-4　具載入功能之百模計數器模擬驗證4-1004-7　60模計數器4-1044-7-1　電路圖編輯60模計數器4-1054-7-2　VerilogHDL編輯60模計數器4-1154-7-3　VHDL編輯60模計數器4-1204-7-4　60模計數器模擬驗證4-1274-8　除頻器4-1314-8-1　電路圖編輯除頻器4-1324-8-2　VerilogHDL編輯除頻器4-1364-8-3　VHDL編輯除頻器4-1404-8-4　除頻器模擬驗證4-1444-9　鎖相迴路(PLL)Megafunction4-1464-9-1　電路圖編輯鎖相迴路4-1474-9-2　VerilogHDL編輯鎖相迴路4-1594-9-3　VHDL編輯鎖相迴路4-1624-9-4　鎖相迴路模擬驗證4-1674-10　唯讀記憶體4-1714-10-1　電路圖編輯唯讀記憶體4-1734-10-2　VerilogHDL編輯唯讀記憶體4-1804-10-3　VHDL編輯唯讀記憶體4-1854-10-4　唯讀記憶體模擬驗證4-188第5章　綜合應用5-1　鮑德率產生器5-35-1-1　電路圖編輯鮑德率產生器5-45-1-2　VerilogHDL編輯唯讀記憶體5-85-1-3　VHDL編輯唯讀記憶體5-145-1-4　唯讀記憶體模擬驗證5-195-2　UART傳送器狀態機5-235-2-1　VerilogHDL編輯UART傳送器狀態機5-255-2-2　VHDL編輯UART傳送器狀態機5-315-2-3　UART傳送器狀態機模擬驗證5-365-3　UART傳送器5-435-3-1　電路圖編輯UART傳送器5-455-3-2　VerilogHDL編輯UART傳送器5-555-3-3　VHDL編輯UART傳送器5-585-3-4　UART傳送器模擬驗證5-635-4　UART接收器狀態機5-675-4-1　VerilogHDL編輯UART接收器狀態機5-685-4-2　VHDL編輯UART接收器狀態機5-745-4-3　UART接收器狀態機模擬驗證5-785-5　UART接收器5-855-5-1　電路圖編輯UART接收器5-875-5-2　VerilogHDL編輯UART接收器5-965-5-3　VHDL編輯UART接收器5-995-5-4　UART接收器模擬驗證5-1045-6　UART應用電路5-1075-6-1　UART應用電路編輯5-1085-6-2　UART應用電路模擬驗證5-115第6章　進階設定6-1　Device設定6-26-2　腳位指定6-36-3　時間設定6-56-4　平面6-126-4-1　上次組譯平面(LastCompilationFloorplan)6-136-4-2　時序封閉平面(TimingClosureFloorplan)6-23第7章　模擬板燒錄7-1　NiosDevelopmentBoard-CycloneEdition實驗板7-27-1-1　七段解碼器程式燒錄7-57-1-2　計數器由七段顯示器顯示程式燒錄7-167-1-3　時鐘電路接七段顯示器7-297-2　ALTERAMAXII實驗板7-447-2-1　七段顯示器控制7-477-2-2　計數器由七段顯示器顯示程式燒錄7-597-2-3　時鐘電路接掃描式七段顯示器7-717-2-4　RS232控制7-87第8章　SOPC　發展環境8-1　簡介8-28-1-1　SOPCBuilder8-28-1-2　NiosII微處理器8-68-2　系統晶片發展8-88-3　簡易範例練習與說明8-388-3-1　七段顯示器控制8-388-3-2　LCD顯示器控制8-458-3-3　壓按開關觸發中斷控制8-488-3-4　LCD顯示器計時顯示8-52第9章　專案設計9-1　電子音樂9-29-1-1　硬體編輯9-39-1-2　軟體設計9-319-2　自動販賣機系統9-499-2-1　自動販賣機核心電路編輯9-499-2-2　除彈跳電路9-659-2-3　SOPC　Builder編輯9-679-2-4　軟體設計9-75附錄A　如何安裝Byteblaster與USB　BlasterA-1　如何安裝ByteblasteratWindows2000A-2A-2　如何安裝ByteblasteratWindowsXPA-9A-3　如何安裝USBBlasterDownloadCableatWindows2000A-17A-4　如何安裝USBBlasterDownloadCableatWindowsXPA-21

第1章　軟體安裝與設定1-1　軟體安裝1-21-2　取得授權檔1-151-3　隨書光碟內容1-22第2章　Quartus　II簡介2-1　專案設計2-42-1-1　建立專案2-52-1-2　新增專案與新增設計檔2-72-1-3　新增專案與加入舊檔案2-222-2　建立設計2-292-2-1　使用Quartus　II　Block　Editor2-302-2-2　使用Verilog　HDL、VHDL與AHDL2-352-3　使用Altera　megafunction2-612-4　使用MegaWizard　Plug-In　Manager2-642-5　指定初始設計限制2-642-6　合成2-662-7　模擬2-692-8　佈線與佈局2-802-9　編程與配置2-832-10　SOPC系統級設計2-85第3章　組合邏輯電路設計...